根据国家采购与招投标法律法规的有关规定，武汉大学拟对计算机学院系统培养综合实验台及嵌入式开发套件项目进行公开招标，欢迎具备相应资质和实力的供应商参加投标。现将有关事项公告如下：一、招标范围：（主要技术指标：见附件）二、供应商资格要求：投标人必须是中国境内注册的独立法人,不能是法人联合体。三、获取招标文件的时间、地点：*、获取招标文件时间：****年*月**日至****年*月**日上午，上午*：**－**:**,下午*:**－*:**(北京时间,节假日除外)；*、获取招标文件地点：武汉大学采购与招投标管理中心***室；四、投标截止时间、开标时间及地点：*、投标截止及开标时间：****年*月**日上午*:**；*、投标、开标地点：武汉大学采购与招投标管理中心；五、采购人、联系人、技术负责人等： 采购人名称：武汉大学采购联系人：肖潇 许志强 联系电话： （***）******** ********采购项目技术负责人：王毅 *********** 武汉大学采购与招投标管理中心 ****年*月**日 武汉大学系统培养综合实验台及嵌入式开发套件项目招标文件 根据国家采购与招投标法律法规的有关规定，武汉大学拟对计算机学院系统培养综合实验台及嵌入式开发套件项目进行公开招标，欢迎具备相应资质和实力的供应商参加投标。一、招标内容及技术指标要求（详见附件）二、投标文件编制 投标文件须载明如下内容：*、投标函、法定代表人授权委托书、法定代表人身份证明书、开标一览表（进口免税设备要求CIF武汉美元报价）、分项报价清单、技术响应表（要求使用格式样本，请从武大招标网http://***.******.***.cn “下载中心”中下载）；*******营业执照、税务登记证、法定代表人身份证复印件及有关资信证明（加盖公章）；*、产品生产许可证、质量合格证或代理销售资质及其它有关资质证明复印件（交标书时带授权书及相关资质原件，备查）； *、供货期（施工期）及售后服务承诺； *、同类产品的销售业绩； *、需说明的其他事项。三、投标文件包封投标文件正、副本各一份合并成一个包封，封包上应写明投标人名称和产品（包括标段）名称，在封袋骑缝处以显著标志密封，并加盖单位公章和法定代表人印签。四、投标截止时间、开标时间及地点：*、投标截止及开标时间：****年*月**日上午*:**；*、投标、开标地点：武汉大学采购与招投标管理中心；五、评标办法 *、评标采取综合评审法。主要以投标报价、产品质量、技术性能、售后服务承诺以及供应商同类产品的销售业绩等为主要参考因素； *、最低报价不作为中标的保证。 六、付款方式国内设备：验收合格后支付**％款，余额**％作为质保金六个月后支付；进口设备：**％L/C见单即付，余款**％验收后T/T付清。七、其它注意事项*、供应商可分标段投标，也可整体投标，但必须分标段报价。每一标段必须整体投标，不得拆分；*、报价单中应列出设备名称、规格、型号、产地、单价、数量、总金额、质保期、供货期等以及必要的配件明细及说明。*、投标文件属下列情况之一的，按废标处理：*) 未按照招标文件规定要求密封、签署、盖章的。*) 不符合招标文件中规定资质要求的。*) 未提供分项报价明细表的。*) 可单独订购的设备和零配件没有单独报价的。*) 不符合法律、法规和招标文件中规定的其它实质性要求的。 采购人名称：武汉大学采购联系人：肖潇 许志强 联系电话： （***）******** ********采购项目技术负责人：王毅 *********** 武汉大学采购与招投标管理中心 ****年*月**日 附件一 武汉大学系统培养综合实验台项目采购参考技术指标数量：**台产品性能需求：主芯片需使用Xilinx最新Kintex-*系列FPGA主芯片可编程逻辑容量不少于*****个Slice资源，不少于*****Kbits内部存储资源，主芯片内部应集成*MSPS采样率的模数转换功能模块平台不少于*路**/***/****兆网口不少于*路UART接口不少于*路**位VGA接口（RGB***）不少于*路USB-OTG接口（需支持接电脑、鼠标、键盘、记忆棒）不少于*路USB转PS*接口（需可接鼠标、键盘）不少于*路SD卡插槽不少于*路HDMI输入接口（****P/**fps）不少于*路HDMI输出接口（****P/**fps）不少于*个通用扩展接口（其中一个需接到FPGA内部AD转换器）不少于*组Arduino接口（需支持*.*V电平标准）不少于*路JTAG接口（烧录FPGA程序与调试用）需提供不低于***M Byte DDR*存储器（数据位宽需达到**bits）需提供不低于**M Byte NOR FLASH存储器（数据位宽需达到**bits）需提供不低于*M Byte SRAM存储器（数据位宽需达到**bits）需提供不少于**个单色LED需提供不少于**个拨码开关需提供不少于**个按键开关（其中**个需是用户自定义按键开关，另外*个是复位按键开关）需提供不少于*个*段数码管需提供不少于*个三色LED不少于*个扬声器放大器不少于*个数字麦克风每套平台需搭配一套Xilinx最新正式完整版Vivado开发工具提供*天Xilinx最新Vivado工具使用培训提供数字逻辑设计课程相关课件与实验文档提供计算机组成原理相关课件与实验文档提供计算机硬件系统综合实现相关课件与实验文档提供计算机系统综合实现相关课件与实验文档附件二 武汉大学嵌入式开发套件及平台项目采购参考技术指标一、嵌入式开发套件技术参数（*套）：Cyclone V SoC开发套件包括：安装的器件Cyclone V SX SoC—*CSXFC*D*F**C*N (SoC)FPGA配置源Active Serial (AS) x* or x* 配置(EPCQ***SI**N)MAX ® V CPLD—*M****ZF***I*N(系统控制器)FPP配置模式MAX II CPLD—EPM***GF*** (嵌入式USB-BlasterTM II电缆)存储器*G DDR* SDRAM (**位)（FPGA）* GB DDR* SDRAM (**位)，支持纠错码(ECC)（HPS）*** MB QSPI闪存（HPS）*** MB CFI闪存（HPS）**KB I*C EEPROM微SDCard插槽，支持* GB微SDCard闪存器件（HPS）开关和指示灯X** LEDX**按钮x* DIP开关板载时钟Si***, Si***, 和 Si****可编程时钟发生器。**-MHz,**-MHz,***-MHz,***-MHz,***.**-MHz,和***.**-MHz振荡器。SMA时钟输入通信接口PCIe Gen * x*母头连接器通用高速中间链接卡(HSMC)x* USB *.* On-the-Go (OTG)x* **/***/****千兆以太网(**GbE/***GbE/****GbE)*X **/***以太网PHY (EtherCAT)一个串行数字接口(SDI)通道x* CANx* UART (UART至USB桥接)x*实时时钟(带有备用电池)电源笔记本计算机直流输入** – **V适配器机械结构电路板尺寸—*.*” x *.*”LCD 触摸屏模块* 英寸 ******* 像素分辨率的 TFT LCD集成 LED 背光模组和电源电路支持**-bit RGB并行接口模式*** 万像素数字图像传感器模块****Hx*****V 有效像素，Bayer 彩色样式可编程帧速率最高可达 **fps（VGA 模式）支持快照模式简单的两线串行控制接口 二、Altera 教育开发平台技术参数（**台）：FPGACyclone II *C** FPGA**,*** LEs (逻辑单元)内存SDRAM*个 *-Mbyte SDRAMFlash memory*-Mbyte Flash 内存***Kbyte (***Kx**) SRAMSD card socket支持SPI 以及 SD *-bit 两种SD Card 读取模式界面 内建 USB Blaster 电路内建USB Blaster 使用于FPGA 程序下载或控制支持 JTAG 与 AS 模式Altera 序列配置器Altera EPCS* 序列EEPROM按钮与滑动开关*个按钮滑动开关** 个滑动开关人机界面* 个绿色LEDs** 个红色LEDs* 个七段显示器Clock 输入**MHz 振荡器**MHz 振荡器**MHz 振荡器VGA 输出*-bit 电阻式 DAC (数字模拟转换)Audio 输入与输出**-bit CD 质量的输入、输出与麦克风输入接头序列接头一组 RS-*** 讯号接头一组 PS/*讯号接头两组**个接脚扩充槽** 个 *.*V I/O 接脚以及*个电源与接地接脚用于**个接脚扩充槽的排线可利用 IDE 硬盘专用的**个接脚的排线